⑲ 日本国特許庁(JP)

①特許出願公開

四公開特許公報(A)

昭60-41325

@Int_CI_4

識別記号

庁内整理番号

❷公開 昭和60年(1985) 3月5日

H 03 K 19/00 H 01 L 27/08

101 $\bar{1}$ 0 $\bar{2}$

8326-5J 6655-5F

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

半導体集積回路

创特 昭58-149322

20出 昭58(1983)8月16日

郊発 明 者 中 正 博

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

の出 願 人 日本電気株式会社

砂代 理 人 弁理士 菅 野

明

1. 発明の名称

半導体集積回路

2. 特許請求の範囲

(1) 複数のトライステートバッファの出力及び1 個以上のゲート回路の入力端子が接続されたバス ラインを有するCMOS LSIにおいて、酸パスライン に対するトライステートバツファの出力が全て高 インピーダンスになつているとき、バスラインの 電位を電源又は接地電位に固定する回路を備えた ととを特徴とする半導体集積回路。

3. 発明の詳細な説明

本発明はCMOS LSIにおいて、バスラインの電位 を常に安定な状態に保ち、回路のラッチアップ、 異状電流の発生を防ぐ半導体集積回路に関するも のである。

第1図に示すようなCMOS LSIにおいて、信号を. **適断し出力を高インピーダンスに設定することが** できる複数個のトライステートバッフア及び1個 以上のゲート回路の入力端子が接続されたバスラ

インがよく使用される。第1図において、11はバ スライン、 21,22 はトライステードバツファ、31 はゲート回路、 41~43 は P チャンネルトランジス タ、 51~57 は N チャンネルトランジスタ、 61,62 はトライステートバッファ入力信号、 71,72 はト ライステートパツファ遮断信号である。

ととろが、パスライン11に接続されているトラ イステートバッファ 21,22 が全て遮断されたとき パスライン11は高インピーダンスとなり、パスラ イン11の塩位は定まらない。従つてバスライン11 は熱励起などにより様々な電位になる可能性があ る。もし電源電圧の範囲を越えると、ラッチアッ プを起とす可能性が有る。又Pチャンネル、Nチ ヤンネルトランジスタ両方のスレッシホールド電 圧を越えた電位になると入力回路(第1図におい て31)でPチャンネル、Nチャンネル両トランジ スタ43,57が導通状態となり、異状電流が流れて しまう。このように複数のトライステートバッフ ア 21,22 及びゲート回路31の入力端子が接続され たパスラインを用いるCMOS LSIには上記のような

特開昭60-41325(2)

欠点があつた。

本発明はこのような欠点を除去し、CMOS LSI に ゲート回路の入力端子及びトライステートバッフ アの出力が接続されたバスラインを適用したとき に安定な動作を得る回路を提供するものである。

すなわち、本発明による半導体集積回路は、複数のトライステートバッフアの出力及び1個以上のゲート回路の入力端子が接続されたバスラインを有するCMOS LSIにおいて、設パスラインに対するトライステートバッフアの出力が全て高インピーダンスになつているときバスラインの電位を電源又は接地電位に固定する回路を備えたことを特徴とするものである。

次に本発明の一実施例を第2図により説明する。 以下第1図と同一構成部分には同一番号を付し て説明する。さらに、44はPチャンネルトランジ スタ、81は2入力OR回路である。

第2図の回路において、遮断信号 71,72 が共に "0"となつた時、トライステートパッファ 21,22 は共に遮断状態となる。このときOR回路81の出力

第4回は第3回におけるPチャンネルのトラン
シスタ44に代えてNチャンネルのトランシスタ58
を使用した例である。バスライン11は全てのトラ
イステートバッファ 21,22 が遮断状態のとき接地
電位に保たれる。

以上述べたように本発明によれば、CMOS LSIにおいて、複数のトライステートバッフアの出力と 1個以上のゲート回路の入力端子が接続されたバスラインを常に定められた電位に設定することができ、ラッチアップ、異状電流の発生を防止することができる効果を有するものである。

4. 図面の簡単な説明

第1回は従来のCMOS LSI内のバスライン及びとれた扱続されたトライステートバッフア及びゲート回路図、第2図、第3図、第4図はそれぞれ本発明によるCMOS LSI内のバスライン及びとれに接続されたトライステートバッフア、ゲート回路及びバスラインを電源又は接地電位に固定する回路の実施例を示す図である。

11 … バスライン、 21,22 … トライステートバッフ

は 0 となり。 P チャンネルトランジスタ44を選通 状態にし、バスラインの電位を電源電圧にする。 との回路によりバスラインの電位は論理的に安定 な状態となり、トライステートパッファが遮断さ れたときもラッチアップが起きたり、インバータ 31C 異状電流が流れることを防止できる。

第3 図は本発明の他の実施例である。 記号は第2 図と同一である。との場合、 P チャンネルのトランジスタ44は常に導通状態になっている。 しかしながら、 C れにトライステート メタ 52, 53,55,56よりも 導通抵力 ハナランジスタがの 大きート パック ない ない かい アンネルトラ イステート パック ないがい アンネルトランジスタ44の が でん といる アンネルトラングスタ44の が でん ことが アンネルトラインの電位を * 0 * と すっている でき 適所 大き はいる ときは P チャンネルトランシスタ44が 導通している ことによって、 パスライン 11 を電源 電圧に保つ。

ア、31…ゲート回路、41~44… Pチャンネルトランジスタ、51~58… Nチャンネルトランジスタ、61,62…トライステートバツファ入力信号端子、71,72…トライステートバツファ遮断信号端子、81… 2 入力OR回路

特許出願人 日本電気株式会社

代理人 弁理士 菅 野









